[最新版]基于ARM的智能门禁系统设?- 毕业设计40设计41 - 下载本文

由一个任务来完成也可以由多个任务共同完成。嵌入式软件的特点如?

1)系统软件的高实时性是其基本的要求

2)多任务的实时操作系统成为嵌入式应用软件的必须条?

3)要求对软件实现固态化存储,因为一般完成设计的软件程序都需要打包然

后放在操作系统中,需要时就运行应用程序,一般不允许对其软件程序进行修改?

4)对代码的要求高质量、高可靠性?/p>

第三?总体设计和软硬件平台的选择

3.1系统总体设计

该设计是一个单一的门禁控制系统,主要实现的是软件控制部分的功能其系统组成的结构如下图?

?.1 系统设计框图

其中门禁控制器和门禁读卡器将会是该门禁系统的核心部分,读卡器读取射频门禁卡上面的数据,并且对这些数据进行解码分析,然后将卡的信息通过USB发送给门禁控制器,门禁控制器再做相应的动作,实现门禁控制的功能。本设计采用的是上、下位机分离的双CPU结构,下位机MCU通过USB Slave端口与上位机ARM USB Host端口通信,上位机运行的是ARM-Linux操作系统。本文的主要?/p>

务是USB转串口驱动的移植和射频读卡器应用程序的编写?

3.2硬件平台的选择

本课题设计中的硬件部分主要是由三部分组成:门禁控制器、读卡器、射频门禁卡。其中门禁控制器采用了S3C6410处理器芯片,门禁控制器外接基于STC12C5A60S2单片机的射频读卡器,通过USB接口连接?

3.2.1 S3c6410芯片介绍

S3c6410是一?632位RISC微处理器,该处理器旨在为移动行业及一般领域的应用提供一种具有成本效益、功耗低、性能高的解决方案。它?.5G?G通信服务提供优化的硬件性能。S3c6410才用6432位内部总线架构,由AXI、AHB

和APB总线组成。它还包括许多强大的硬件加速器,并轻松支持像视频处理,音频处理,二维图形,显示操作和缩放的任务。内部集成的一个多格式编码器支持MPEG4H.263H.264编解码以及VCI格式的解码,同时这个硬件解码器支持实时视频会议和NTSC、PAL模式的TV输出。具有一个三维图形硬件加速器(简?D引擎),可以加速OpenGL ES1.1&2.0.S?3c6410结构框图如下图:

?.2 S3c6410结构框图

S3c6410处理器特性主要如下:

? 基于CPU子系统的ARM1176JZF-S具有Java加速引擎,16KB16KB ID缓存

?6KB16KB ID TCM?

? ?.1 V时达533 MHz?.2 V时达677 MHz?

? 一?位ITU 601656相机接口,支?M像素(缩放)或?6M像素(未缩放); ? 多标准解码器提供30帧每秒MPEG-4H.263H.264编解码及30帧每秒的VC1

视频解码?

? 具有BITBLIT和旋转的2D图形加速;

? 3D图形加速在133MHz时可?M的三角形运算能力?? AC97音频编解码接口和PCM串行音频接口?

? 支持1,2,4?像素位调色彩色显示及16像素位无调色真彩显示?? IIS和IIC接口支持?

? 专用的IrDA接口支持MIR、FIR及SIR?? 灵活配置的GPIO端口?

? USB2.0 OTG端口支持高速传输(480 Mbps,片上收发器); ? USB1.1端口主设备支持全速传输(12 Mbps,片上收发器); ? SDMMCSDIOCE-ATA 兼容卡主控制器;

? 实时时钟,锁相环,具有PWM的定时器和看门狗定时器; ? 32通道DMA控制器; ? 支持8 X 8 键盘矩阵?

? 先进电源的管理适用于手机应用; ? 存储器子系统

支持8位或16位数据总线的SRAMROMNOR Flash接口?支持16位数据总线的混合式OneNAND闪存接口?支持8位数据总线的NANDFlash接口?支持32位数据总线的SDRAM接口?支持32位数据总线的移动SDRAM接口?支持32位数据总线的移动DDR接口?

3.2.2 MF RC500射频读写芯片

Philips 公司的MIFARE 非接触式智能标签在非接触标签应用领域占有全球的工作草案。在MIFARE这一作为工业标准的技术平台基础上生产出来的3000万张智能标签?0亿多次交易覆盖全球众多领域。随着其应用范围的不断扩大,如公共交通、路桥收费、电子机票、身份证、付费电话等,再加上应用装置的增加,与MIFARE相关的行业得到了长足的发展?

MF RC500作为Philips公司的一款高度集成的读写器芯片,工作?3.56MHz。该读卡IC系列利用先进的调制和解调概念,完全集成在13.56MHz下所有类型的被动非接触式通信方式和协议。工作的天线可以被直接近距离驱动(可?00mm)通过内部的发送部分,而不需要增加有源电路,一个坚固的解调和解码电路构成了接收器分,用于ISOIEC 14443兼容的应答器信号;数字部分处理ISOIEC列产准并且要求低成本、小尺寸、高性能以及单电源的非接触式通信的场合。MF RC500的功能框图图下图所示?

?.3 MFRC500功能框图

由图可知,MF RC500内部包括并行微控制接口、状态和控制单元、中断、数据处理单元、双向FIFO缓冲区、安全和密码控制单元、模拟电路接口及天线接口。MF RC500的外部接口包括数据总线、地址总线、控制总线(包含中断和读写信号等)和电源等。MFRC500的并行微控制器接口自动检测连接的8位并行接口的类型,它包含一个可配置的中断输出和一个易用的双向FIFO缓冲区,为连接各种MCU提供了很大的灵活性,即使采用的器件的成本是非常低的也能满足高速非接触式通信的要求。数据处理部分执行数据的串行并行转换。支持的校验包括CRC和奇偶有层。状态和控制部分允许对器件进行配置以适应环境的影响,并将把性能调节到最佳状态。当与MIFARE Standard ?MIFARE 通信时,使用高速CRYPTO1流密码单元和一个可靠的非易失性密钥存储器。模拟电路包含一个具有阻抗非常低的桥驱动器输出的发送部分,这使得最大操作距离可?00mm。接收器可以检测到并解码非常弱的应答信号?

MF RC500引脚排列如下图:

?.4 MF RC500引脚排列?

该器件为32引脚外形封装(Small Outline Package,SOP)。为达到EMC特性和信号解耦方面实现最佳性能期间使用?个独立的电源。MF RC500同时具有出色的RF性能并且在模拟部分和数字部分适应不同的操作电压?

MF RC500的具有以下的优良特性:高集成度模拟电路用于电子标签应答的解调和解码;缓冲输出驱动电路使用最少数目的外部元件连接到天线;近距离操作(可达100mm);用于连接13.56MHz石英晶体的快速内部振荡器缓冲区;时钟频率监视;硬件复位是低功耗的;软件实现掉电模式;并行微处理器接口带有地址锁存和IRQ线;微处理器并行接口类型可以自动检测;接受FIFO缓冲区和易用的发送;面向位和字节的帧;唯一的序列号;支持防碰撞过程;片内时钟电路;支持CRYPTO1以及具有可靠的内部非易失性的密钥存储器;支持MIFARE有源天线;在高安全性的终端上非常适用?

3.3软件平台的选择

软件是嵌入式系统的灵魂。一般包括Boot Loader、嵌入式操作系统、嵌入式文件系统和应用程序。其中,嵌入式操作系统是整个系统的核心,它负责任务的调度、资源的分配等核心任务?

嵌入式系统的软件结构如下图:

福利:打开支付宝首页搜索?08066754”即可领取红包,吃个早点,买杯饮料肯定够了,红包加倍最高可以领?9元红包!

「觉得内容不错,打赏支持一下?/p>

南京廖华

觉得内容不错,打赏支持一?/span>

福利:打开支付宝扫描二维码领红包,可免费下载资?微信?7702577729